PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-089561

(43)Date of publication of application: 15.04.1991

(51)Int.CI.

H01L 31/10 H01L 21/331 H01L 27/06 H01L 29/73

(21)Application number: 01-226305

(71)Applicant: HAMAMATSU PHOTONICS KK

(22)Date of filing:

31.08.1989 (72)Inve

(72)Inventor: KYOMASU MIKIO


SAWARA MASAAKI OKAJIMA KENICHI NAKAMURA HIROYASU

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To reduce a parasitic capacitance based on wirings by composing an npn bipolar transistor of a ptype base layer and an n-type emitter layer formed by doping an n-type epitaxial layer with impurity near a predetermined region and an n-type collector by an n-type epitaxial layer itself.

CONSTITUTION: After an opening of an SiN film is oxidized, a mask 17 is formed on an emitter region, and boron is ion implanted to form an outer base 18. Further, boron is implanted to form an intrinsic base 19. thereafter, an SiO2 film 20 is deposited by a CVD, and heated to form a profile. Then, after the film 20 and the SiN film on the surface are removed, polysilicon 21 is deposited, and arsenic is ion implanted. Thereafter, an SiO2 film is deposited by a CVD, and heated to form an emitter 22. An n-type epitaxial layer remaining at the lower side of the base 19 becomes a collectors 23. The SiO2 film and an unnecessary polysilicon are dry etched to be removed, and an SiO2 film is again deposited by a CVD.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

Best Available Copy

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

① 特許出願公開

@ 公 開 特 許 公 報 (A) 平3-89561

⑤Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)4月15日

H 01 L 31/10

9055-5F H 01 L 31/10 8728-5F 27/06

101 D*

審査請求 未請求 請求項の数 1 (全9頁)

公発明の名称 半導体装置

②特 願 平1-226305

20出 頭 平1(1989)8月31日

加発明者京増 幹雄

静岡県浜松市市野町1126番地の1 浜松ホトニクス株式会

社内

@発明者 佐原 正哲

静岡県浜松市市野町1126番地の1 浜松ホトニクス株式会

补内

⑩発明者 岡島 賢一

静岡県浜松市市野町1126番地の1 浜松ホトニクス株式会

补内

⑪出 願 人 浜松ホトニクス株式会

静岡県浜松市市野町1126番地の1

社

個代 理 人 弁理士 長谷川 芳樹 外3名

最終頁に続く

明 相 審

1. 発明の名称

半導体装置

2. 特許請求の範囲

前記所定領域の近傍の前記n型エピタキシャル 脳中への不純物ドープにより形成された p 型ベース 隔および n 型エミッタ 層 ならびに n 型エピタキ シャル 暦自身による n 型コレクタ 暦によって n p n パイポーラトランジスタが構成されていること を特徴とする半導体装置。 3. 発明の詳細な説明

[産業上の利用分野]

本発明は、受光素子と電子素子とが同一基板上にモノリシックに形成された半導体装置に関する ものである。

【従来の技術】

受光素子としてPINホトダイオードが用いられ、その信号処理回路用の電子素子としてnpnパイポーラトランジスタが用いられている光受信回路が従来から知られている。しかし、その従来回路では、PINホトダイオードとnpnパイポーラトランジスタとがそれぞれ別々のチップに形成されていて、ハイブリッドIC基板上にて相互に配線接続されていたにすぎない。

[発明が解決しようとする課題]

しかし、従来のハイブリッドICによる構成では、配線による寄生容量が大きいとか、組み込み工程を自動化しにくい等の問題があり、モノリシック化が望まれていた。

本発明の課題は、このような問題点を解消する

特別平3-89561(2)

ことにある。

[課題を解決するための手段]

(作用)

高濃度p型半導体基板の上を低濃度p型エピタキシャル層およびn型エピタキシャル層による2

度は10¹⁵~10¹⁸/cm⁸ 程度である (第2図 (B) 参照)。pウェル埋込層4の位置で示され るように、同図におけるほぼ右半分がnpnトラ ンジスタ形成領域であり、左半分がPINホトダ イオード形成領域である。ついで再び、フォトリ ソグラフィ技術などを用いて表面のSiO,膜3 を加工し、加工後のSi0。膜をマスクとしてア ンチモン(Sb)を熱拡散する。これによって、 n p n トランジスタ用の n 型埋込層 5 および P I Nホトダイオード用のn型埋込層6が形成される。 n 型埋込層 5 、 6 の 不純物 濃度 は 1 0 ¹⁹ ~ 1 0 ²⁰ / cm ⁸ 程度である(第2図(C)参照)。第3図 は上述した埋込層4~6のプロファイルを示して おり、曲線Aがアンチモンのプロファイルであり、 曲線Bがポロンのプロファイルである。その後、 表面のSIO, 膜3を除去し、2 μ m ± 0.2 μmの厚さのn型エピタキシャル腐フを形成する。 その不能物温度は10¹⁵~10¹⁸/cm⁸ 程度であ る(第2図(D)参照)。以上で、埋込拡散とエ ピタキシャル成長工程が終わる。

(実施例)

第1 図は本発明の半導体装置の一実施例を示す 部分断面斜視図であり、第2 図はその製造過程を 示す工程断面図である。

っきに、レジスト11を堕布し、フォトリソグラフィ技術により分離領域に設けられた溝の上方のみを除去する。そして、レジスト11をマスクとして3.0μmの異方性ドライエッチングを行い、浅い溝のうち分離領域にある溝を深くする。

特開平3-89561(3)

その後、レジスト11を残したままポロンのイオ ン注入を行い、深い溝のそれぞれの底部にp^の ストッパ層を形成する(第2図 (F) 参照)。つ ぎに、レジスト10、11を除去した後、再びレ ジストを塗布しフォトリソグラフィ技術を利用し てポロンをイオン注入し、p * タブ12を形成す る。 p * タブ12は、 P I Nホトダイオード領域 およびnpnトランジスタ領域をそれぞれ取り囲 むように形成される。ついで、レジストを除去し、 各溝の内面にSiO。膜およびSiN膜を形成す る。そして、SiNの異方性エッチングにより各 激の側壁のSIN膜を残したまま底部のSIN膜 を除去する(第2図(G)参照)。続いて、6気 圧、1050℃雰囲気で熱酸化を行う。これによ り、SIN膜で覆われていない部分が酸化される。 この酸化によって得られる酸化膜の厚さは1.5 μm程度であり、浅い溝をほぼ埋め尽くしてしま う。その後、ポリシリコン13を表面全体に堆積 することにより、深い溝も穴埋めしてしまう。そ して、ポリシリコン13の表面にSiO₂ 膜およ

びSiN膜を形成し、ドライエッチングにより深い 満の上部のみに残るようにパターニングする (第 2 図 (H) 参照)。つぎに、ポリシリコン 1 3をエッチングする。これによって、深い海の内部にのみポリシリコン 1 3 が残る。そして、表面に残されたSiN膜をドライエッチングにより除去した後、酸化を行って表面を平坦化する(第 2 図 (1) 参照)。

ボロンをイオン注入して外部ベース 1 8 を形成する (第 2 図 (K) 参 照) 。 さらに、 フォトリングラフィ技術でボロンをイオン注入して 異性ベース 1 9 を形成する。 その後、 S 1 O 2 膜 2 O を化学的 気相成長法 (C V D) で堆積し、加熱してプロファイルを形成する (第 2 図 (L) 参 照) 。

つぎに、表面の S i O 2 膜 2 O および S i N 膜をドライエッチングで除去した後、ポリシリコン 2 1 を堆積する。そして、ひ素をイオン注 人する (第 2 図 (M) 参照) 。その後、 S i O 2 膜を C V D で堆積し、加熱してエミッタ 2 2 を形成する。なお、ベース 1 9 の 下側に残されてる n 型エピタキシャル層がコレクタ 2 3 となる。そして、 S i O 2 膜および不要なポリシリコンをドライエッチングして除去し、再び S i O 2 膜を C V D で堆積する (第 2 図 (N) 参照)。

第1図に示す半導体装置は、以上の工程を軽た 後、必要な電極を形成したものであり、同一基板 上にPINホトダイオード31とnpnトランジ スタ32とがモノリシックに形成されている。P

INホトダイオード31は、高濃度p型半導体基 板1をP届、低濃度p型エピタキシャル届2を! 届、n型埋込届6をN層とする基板PINホトダ イオードである。n型埋込隘6には電極取出層 16を介してカソード電極33が設けられており、 甚板 1 の裏面には図示省略したアノード電極が設 けられている。電極間に逆バイアスが印加された 状態で光が入射すると、低濃度り型エピタキシャ ル届2の空乏領域でキャリアが発生し、このキャ リアが空乏領域の電界によって移動して光電流と なる。また、p・タブ層上の電板34は、裏面の 電極と共にPINホトダイオードのアノード電極 として機能するものである。この電極34がアノ ード電極として付加されることにより、アノード 電極を裏面電極のみとしたときよりも寄生抵抗を 低減することができる。

npnトランジスタ32には、図示のように、エミッタ電極35、ベース電極36、コレクタ電極37が設けられている。p型埋込層4は周囲の紫子との間のパンチスルーを防止するために設け

特開平3-89561 (4)

られている。また、分離海の底部の周囲にはストッパ層 2 9 が設けられ、パンチスルーを一層効果的に防止している。

(発明の効果)

以上説明したように、本発明の半導体装置によれば、PINホトダイオードおよびnpnバイポーラトランジスタが同一基板上にモノリシックに形成されているので、配線に基づく寄生容量を小さくできる等の効果を有する。したがって、光通信用受信回路等に用いた場合、従来回路に比較して一層高速に動作させることが可能となる。また、ハイブリッドICのような組み込み工程が不要である。

4. 図面の簡単な説明


第1図は本発明の一実施例である半導体装置の部分断面斜視図、第2図はその製造方法を示す工程断面図、第3図は埋込幅のプロファイルを示すグラフである。

1 ··· 高溴度 p 型半導体基板、 2 ··· 低濃度 p 型工

ビタキシャル層、 4 … p 型埋込層、 5 、 6 … n 型 埋込層、 7 … n 型エピタキシャル層、 1 2 … p ⁺ タブ、 1 8 … 外部ペース、 1 9 … 真性ペース、 2 2 … エミッタ、 2 3 … コレクタ、 3 1 … P I N ホトダイオード、 3 2 … n p n トランジスタ。


 代理人弁理士
 長谷川
 芳樹


 同塩
 田辰
 也



契판例


第 1 図






实产例。 製造方法(1)

第 2 図(1/7)







実施例の製造方法(2)

第 2 図(2/7)


待閉平3-89561 (6)






突旋例の製造方法(3)

第 2 図(3/7)







实施例の製造方法(4)

第 2 図 (4/7)

- 6 --392-


特別平3-89561 (7)






実施例の製造方法(5)

第 2 図 (5/7)







実施例の製造方法(6)

第 2 図 (6/7) - 7 --393-


特閒平3-89561 (8)





実施例の製造方法(7)

第 2 国 (7/7)



特開平3-89561 (9)

第1頁の続き

⑤Int. Cl. 5

識別記号

庁内整理番号

H 01 L 21/331 27/06 29/73

8225-5F H 01 L 29/72

⑫発 明 者 中 村 浩 康 静岡県浜松市市野町1126番地の1 浜松ホトニクス株式会 社内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the image	s include but	are not lin	nited to	the item	is check	ed:
☐ BLACK BORDER	S		-			••
IMAGE CUT OFF	AT TOP, BOTT	OM OR SID	ES			
☐ FADED TEXT OR	DRAWING	•				
☐ BLURRED OR ILI	LEGIBLE TEXT	OR DRAW	ING			
☐ SKEWED/SLANT	ED IMAGES			••••	•	
COLOR OR BLAC	EK AND WHITE	PHOTOGR	АРНЅ			
GRAY SCALE DO	CUMENTS	i .				
LINES OR MARK	S ON ORIGINAL	L DOCUME	NT			
REFERENCE(S) O	R EXHIBIT(S) S	SUBMITTEI	ARE P	OOR QUA	LITY	

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.